Abseits der bekannten Prozessorarchitekturen von AMD und Intel hat IBM im Rahmen der Vorstellung der neuen �System z10� Gro�rechner-(Mainframe)-Produktfamilie einmal mehr ein Prozessormonster geschaffen, das alles bisher Dagewesene in den Schatten stellt.

Zwischen den allgemein bekannten Servern, die �blicher Weise auf x86-Architektur (AMD/Intel) setzen, vereinzelt jedoch auch mit SPARC (Sun) oder Power (IBM) ausgestattet sind, und den in den Medien immer wieder gerne behandelten Supercomputern, die wissenschaftliche Simulationen durchf�hren, befindet sich in der Mitte die Gruppe der Gro�rechner (Mainframes), die haupts�chlich von der IBM System/360-Architektur abgedeckt werden. Auch IBM Power sowie Intel EPIC (Itanium) zielen auf diese �Mission Critical�-M�rkte ab.

Bei Gro�rechnern l�uft die komplette Unternehmenskommunikation zusammen. Vor dem Aufkommen der PCs dienten sie als Terminal Server; heute werden sie haupts�chlich f�r datenintensive Aufgaben (mit viel Input/Output) wie Datenverarbeitung, Ordner Entry, Logistik, Finanzprogramme und Customer Relationship Management (CRM) eingesetzt. Es sind die Art von Servern, die z.B. bei der Lufthansa das komplette Buchungssystem (derzeit HP Superdome mit Itanium 2) tragen. Ausf�lle werden hier nicht geduldet. Dementsprechend k�nnen bei allen Gro�rechnern im laufenden Betrieb Festplatte, Arbeitsspeicher und selbst Prozessoren getauscht werden. Redundanz und Ausfallsicherheit werden gro� geschrieben � die Schlagworte lauten Reliability, Availability und Serviceability (RAS).

Soweit zur Einordnung der im Folgenden vorgestellten z10 Prozessoreinheit. Es sei darauf hingewiesen, dass Intel mit seiner Itanium-Familie auf den selben Markt abzielt, nur mit dem feinen Unterschied, dass der derzeit schnellste Itanium (9150M) g�nstiger ist, als das beim z10 eingesetzte Prozessorgeh�use (Package) allein.

Das Z10 ist in so genannte Books unterteilt (vergleichbar mit einem Blade). Jedes Book besitzt einen Prozessorsockel, verf�gt �ber Arbeitsspeicher, entsprechende Peripherie und K�hlung. Der Prozessorsockel - ein Wunderwerk moderner Technik � besteht aus 7356 LGA-Kontakten (vgl. AMD Sockel F 1207 bzw. Intel Sockel T 775 Kontaktfl�chen) und ist das mechanische Gegenst�ck zum Prozessorpackage, dem Multi-Chip Module (MCM), auf dem IBM 20 Prozessorkerne untergebracht hat. Das MCM hat eine Gr��e von 96 x 96 mm, besteht aus 103 Verdrahtungslayern (Glass Ceramic Layers) und beherbergt f�nf Prozessor- und zwei Cachechips (Storage Control, SC), die in der Summe beeindruckende 8 Mrd. Transistoren auf die Waage bringen.
Galerie �IBM z10 Mainframe mit 20 Core Prozessor� (9 Bilder)
IBM z10 MCM � Prozessormodul mit 20 Cores und 108 MB Cache

Jeder der f�nf Prozessorchips auf dem MCM basiert auf einem monolithischen (nativen) Quad-Core, der aus 994 Mio. Transistoren (465,1 mm�) besteht und in 65 nm mit 10-Interconnect-Layers gefertigt wird. Jeder Kern (Processing Unit, PU) implementiert die z/Architecture (CISC) und arbeitet 2-fach-skalar In-Order. Die PUs unterst�tzten 894 Befehle; 668 von ihnen wurden komplett in Hardware (wahrscheinlich ohne Microcode) umgesetzt. Mit dem z10 sind 50 neue Befehle hinzugekommen. Die Prozessoren wurden zwar in Zusammenarbeit mit dem IBM Power6-Team entwickelt und �hneln sich daher in den Execution und Floating Point Units, der Core Pipeline, der In-Order-Ausf�hrung und anderen Bereichen. Sie unterschieden sich jedoch grundlegend in der implementieren Architektur. Schlie�lich verfolgt Power den Ansatz von RISC.

Jede PU besitzt erstmalig eine Decimal Floating Point Unit (HDFU) und unterst�tzt damit die im neuen IEEE754r-Standard beschriebene Dezimal-Floating-Point-Arithmetic, die von Banken gefordert wurde. Augenscheinlich handelt es sich hierbei weltweit um den ersten Prozessor, der diesen Standard implementiert. Jeder Core hat einen 192 kB gro�en L1-Cache (128 kB Data, 64 kB Instruction) und einen 3 MB gro�en L1.5-Cache. Auf einem Prozessorchip sind somit 12 MB (4x3 MB) Cache vorhanden. Ebenfalls Teil des 994 Mio. Transistoren starken Chips sind insgesamt zwei Coprozessoren (COP) f�r beschleunigte Datenkompression und Kryptographie.

Die f�nf Prozessorchips auf einem MCM stellen somit insgesamt 20 Rechenkerne und 60 MB L1.5-Cache. Doch es gibt noch mehr: Das MCM hat zwei Storage Control Chips die jeweils 1,6 Mrd. Transistoren (458,3 mm�) besitzen und einen jeweils 24 MB gro�en L2-Cache zur Verf�gung stellen. Mit insgesamt 48 MB L2-Cache stellt es Intels Itanium in den Schatten und wird nur von einem alten Power5-Kollegen aus selbem Hause �berboten. Bei all diesen Eckdaten verwundert es nicht weiter, dass jedes MCM-Modul mittels Wasserk�hlung auf akzeptablen Temperaturen gehalten wird.

IBM gibt an, dass ein z10-System mit insgesamt 64 Prozessoren (4 Books zu 3x20 und 1x17 PUs) die Leistung von insgesamt 1500 x86-Servern aufbringt und dabei 85 Prozent weniger Strom und 85 Prozent weniger Fl�che belegt. Preise liegen uns nicht vor. Der minimale Speicherausbau liegt bei 16 GB; maximal sind 1,5 TB m�glich. Auch der Stromverbrauch kann sich sehen lassen: zwischen 10 und 27,5 kW werden hier f�llig. Der z10 l�sst AMD und Intel wie Amateure erscheinen und zeigt eindrucksvoll, was m�glich ist, wenn Geld keine Rolle spielt.